インテルのみ表示可能 — GUID: aei1493705252165
Ixiasoft
インテル® Cyclone® 10 GXデバイスの利点
インテル® Cyclone® 10 GXの機能についての要約
インテル® Cyclone® 10 GXで使用可能なオプション
インテル® Cyclone® 10 GXの最大リソース
インテル® Cyclone® 10 GXのパッケージプラン
インテル® Cyclone® 10 GXデバイスのI/Oバーティカル・マイグレーション
アダプティブ・ロジック・モジュール
可変精度DSPブロック
エンベデッド・メモリー・ブロック
クロック・ネットワークとPLLクロックソース
FPGA汎用I/O
外部メモリー・インターフェイス
PCIe Gen1およびGen2ハードIP
Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP
低消費電力シリアル・トランシーバー
1.16. ダイナミック・リコンフィグレーション
エンハンスト・コンフィグレーションおよびプロトコル経由のコンフィグレーション
SEUエラーの検出と修正
消費電力管理
インクリメンタル・コンパイル
インテル® Cyclone® 10 GXデバイスの概要 改訂履歴
インテルのみ表示可能 — GUID: aei1493705252165
Ixiasoft
トランシーバー・チャネル
すべてのトランシーバー・チャネルは、専用のフィジカル・メディア・アタッチメント (PMA) とハード化されたフィジカル・コーディング・サブレイヤー (PCS) を備えています。
- PMAは、物理チャネルに対して主要なインターフェイス機能を提供します。
- PCSは通常、FPGAコア・ファブリックにデータを転送する前にエンコードやデコード、またはワード・アライメントをはじめとする予備的処理を実行します。
トランシーバー・チャネルは、PMAブロックとPCSブロックから構成されています。ほとんどのトランシーバー・バンクのチャネル数は6ですが、中には4チャネルしか含まないトランシーバー・バンクもあります。
高度にコンフィグレーション可能なクロック分配ネットワークを使用することで、多種多様なボンディングあるいはノン・ボンディング・データレートをコンフィグレーションすることができます。
図 5. インテル® Cyclone® 10 GXデバイスのデバイスチップの概要以下の図は、上から見たシリコンダイをグラフィカルに表現したものです。これは、フリップチップ・パッケージの裏面図に相当します。 インテル® Cyclone® 10 GXデバイスには、この図に示したものと異なるフロアプランを持つものもあります。