インテルのみ表示可能 — GUID: sam1403480160081
Ixiasoft
インテル® Cyclone® 10 GXデバイスの利点
インテル® Cyclone® 10 GXの機能についての要約
インテル® Cyclone® 10 GXで使用可能なオプション
インテル® Cyclone® 10 GXの最大リソース
インテル® Cyclone® 10 GXのパッケージプラン
インテル® Cyclone® 10 GXデバイスのI/Oバーティカル・マイグレーション
アダプティブ・ロジック・モジュール
可変精度DSPブロック
エンベデッド・メモリー・ブロック
クロック・ネットワークとPLLクロックソース
FPGA汎用I/O
外部メモリー・インターフェイス
PCIe Gen1およびGen2ハードIP
Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP
低消費電力シリアル・トランシーバー
1.16. ダイナミック・リコンフィグレーション
エンハンスト・コンフィグレーションおよびプロトコル経由のコンフィグレーション
SEUエラーの検出と修正
消費電力管理
インクリメンタル・コンパイル
インテル® Cyclone® 10 GXデバイスの概要 改訂履歴
インテルのみ表示可能 — GUID: sam1403480160081
Ixiasoft
FPGA汎用I/O
インテル® Cyclone® 10 GXデバイスは、高度にコンフィグレーション可能なGPIOを提供します。各I/Oバンクには48個の汎用I/Oと1つの高効率ハード・メモリー・コントローラが含まれています。
以下にGPIOの機能を示します:
- 高電圧アプリケーション向け3 V I/Oと差動信号用のLVDS I/Oから構成されています
- 最大3.0 VのI/O規格をサポートする3 V I/Oが1つ
- 最大1.8 VのI/O規格をサポートするLVDS I/Oバンク
- シングルエンド・インターフェイスや差動I/Oインターフェイスなどの広範囲のインターフェイスをサポート
- LVDS速度は最大 1.434 Gbpsです
- 各LVDSピンのペアは差動入力バッファおよび差動出力バッファを備えており、それぞれのペアに対してLVDSをコンフィグレーションすることが可能です
- プログラマブル・バス・ホールドおよびウィークプルアップ
- プログラマブル差動出力電圧 (VOD) およびプグラマブル・プリエンファシス
- OCTキャリブレーションを持つすべてのI/Oバンクに対して、終端インピーダンス変動を制限する目的で、直列 (RS ) と並列 (RT )オンチップ終端 (OCT) があります
- シグナル・インテグリティーのために直列終端と並列終端で変更が可能なオンチップ・ダイナミック終端は、シグナル・インテグリティーへの読み出しあるいは書き込みが共通バスに存在するかどうかに左右されます
- 入力レジスターパス内でハード読み出しFIFOを使用するタイミング収束の容易なサポート、および微調と粗調のアーキテクチャーを持つDLL (delay-locked loop) 遅延チェイン