インテルのみ表示可能 — GUID: cgn1511287908286
Ixiasoft
2.3. DMA AFUハードウェア・コンポーネント
DMA AFUは、FPGAインターフェイス・ユニット (FIU)およびローカルDDR4-SDRAMの2つのバンクとインターフェイスします。 デバイスでアドレス可能な合計メモリーは8ギガバイト（8 GB）です。メモリーは2つの4 GBバンクで構成されます。
注: 現在使用可能なハードウェアがこのメモリー・コンフィグレーションを決定します。将来のハードウェアは異なるメモリー・コンフィグレーションをサポートする可能性があります。
次のソースと宛先の場所 の間でデータをコピーするにはDMA AFUを使用できます。
- ホストからデバイスのローカルメモリー
- ホストへのデバイスローカルメモリー
- デバイスのローカルメモリーからデバイスのローカルメモリー
DMA AFUには、FPGAインターフェイス・ユニット (FIU)とのインターフェイスとなる以下の内部モジュールが含まれています 。
- Memory Properties Factory (MPF)：このモジュールは、DMAからのリード応答が発行された順序で返されるようにします。 Avalon® -MMプロトコルでは、正しい順序で戻るためにリード応答が必要です。
-
CCI-P to Avalon® -MM Adapter: このモジュールは、次のようにCCI-Pトランザクションと Avalon® -MMトランザクションを変換します。
- CCI-P to Avalon® -MM path (MMIO path): このパスは、CCI-Pトランザクションを Avalon® -MMリードおよびライトに変換します。
注: MMIOアクセスはバックプレッシャーをサポートしていません。 その結果、CCI-P to Avalon® -MM Adapterはwaitrequest信号をサポートしません。 Intelは、CCI-PマスターポートとDMAテストシステム Avalon® -MMスレーブポートの間に、IPカタログで使用可能な Avalon® -MM Clock Crossing Bridgeを追加することをお勧めします。 Intelは、クロック・クロッシング・コマンドの深さを64エントリの深さに設定し、バーストサポートを無効にすることを推奨します。
- Avalon® -MM to CCI-P: これらのパスは、DMAがホストメモリーにアクセスするための個別の読み出す専用パスと書き込み専用パスを作成します。
CCI-P to Avalon Adapter の Avalon® -MMライトスレーブには、ライトフェンスを実装するための追加の高位ビットが含まれています。 高位ビットが1'b1に設定されると、CCI-Pアダプターは最初にライトフェンスを発行します。 次に、CCI-Pブリッジは、上位ビットが1'b0に設定された状態でホストの物理アドレス空間にデータを書き込みます。 この操作により、DMAはホストメモリーへの書き込みを同期できます。 DMA BBBは書き込み応答を受信できないため、ライトフェンスを使用してライトデータをホストと同期します。
- CCI-P to Avalon® -MM path (MMIO path): このパスは、CCI-Pトランザクションを Avalon® -MMリードおよびライトに変換します。
- DMA Test System: このモジュールは、DMA BBBのラッパーとして機能し、DMAマスターと割り込みインターフェイスをAFUの残りのロジックに公開します。 DMA BBBとCCI-Pから Avalon® Adapter間のインターフェイスを提供します。また、DMA BBBとローカルFPGA SDRAMバンク間のインターフェイスも提供します。