インテルのみ表示可能 — GUID: pgv1511975829527
Ixiasoft
3. レジスターマップおよびアドレススペース
DMA AFUは、DMAビューとホストビューの2つのメモリービューをサポートしています。
DMAビューは、50ビットのアドレススペースをサポートします。 DMAビューの下半分は、FPGAデバイスのメモリーとDMA BBB内のマジックナンバーROMにマップされます。 DMAビューの上半分は、直接アクセスとライトフェンスの領域に分割されたホストメモリーにマップします。直接アクセスおよびメモリー・ライト・フェンスの領域は、同じ48ビットのホスト物理アドレススペースに重複しています。
ホストビューには、DFHテーブルなどのMMIOアクセスを介してアクセス可能なすべてのレジスター、およびDMA AFU内で使用されるさまざまなIPコアの制御/ステータスレジスターが含まれます。ホストビューには、デバイスメモリーへの間接マッピング・メカニズムが含まれているため、ホストはDMA BBBに組み込まれた4KBウィンドウ機構を使用してFPGAデバイスメモリーにアクセスできます。
DMA BBBおよびAFUのMMIOレジスターは、32ビットおよび64ビットアクセスをサポートします。 DMA AFU 512ビットMMIOアクセスをサポートしていません。 DMA BBB内のMSGDMAレジスターへのアクセスは32ビットでなければなりません。