インテルのみ表示可能 — GUID: gla1511808080442
Ixiasoft
2.3.1. DMAテストシステム
AFU DMAテストシステムはDMAをテストします。
図 1. DMAテストシステムのブロック図このブロック図は、DMAテストシステムの内部を示しています。 DMAテストシステムは、cgn1511287908286.html#cgn1511287908286__fig_r2d_sbq_s2bのモノリシック・ブロックとして示されています。
DMAテストシステムには、次の内部モジュールが含まれています。
- AFU ID: このコンポーネントには64ビットのDevice Feature Header (DFH)が格納され、Universally Unique Identifier（UUID）も含まれています。AFU_ID_Lレジスターには、AFU IDの下位32ビットが格納されます。 AFU_ID_Hレジスターには、AFU IDの上位32ビットが格納されます。 ソフトウェア・ドライバーはDMAテストシステムをスキャンし、AFU IDを見つけ、DMA BBBを識別します。
- DMA Basic Building Block (BBB): このコンポーネントは、ホストとローカルデバイスのメモリースペース間でデータを移動します。 DMA BBB割り込みはIRQ 0信号に接続します。IRQ 0信号はCCI-P to Avalon® Adapterへの入力です。CCI-P to Avalon® Adapterは割り込みをホストに転送します。
- Pipeline Bridge: Pipeline Bridgeは、メモリーマッピングされたIPコアの間にパイプライン・ステージを挿入します。 デフォルトでは、プラットフォーム・デザイナーは低レイテンシーを最適化します。 その結果、パイプライン・ブリッジは、追加のレイテンシーを犠牲にしてシステムの最大動作周波数（FMAX ）を改善します。
- Clock Crossing Bridge: クロック・クロッシング・ブリッジは、異なるクロックドメインにある Avalon® -MM-MMマスターとスレーブを分離します。 クロック・クロッシング・ブリッジにはクロック・クロッシング・ロジックが含まれているため、標準のパイプラインブリッジよりも大きなレイテンシを持つFIFOが追加されます。 クロック・クロッシング・ブリッジは、DMA BBBからのメモリー・トランザクションがローカルSDRAMクロックドメインに安全にクロスすることを保証します。