インテルのみ表示可能 — GUID: lro1424282419436
Ixiasoft
1.9.1. 最小限のプリローダー・プロジェクト例
アルテラSoC EDSに設けられた最小限のプリローダー(MPL)プロジェクトは、アルテラSoC EDS HWLIBを使用した非GPLプリローダーです。 MPLをビルドするには、ARMコンパイラ・ツールチェーンやGCCのいずれかがv14.1よりも大きくなければなりません。
「Importing an Existing Bare Metal Project into DS-5」章の手順を使用して、MPLのプロジェクトをインポートします。
- File > Importの下のGeneral > Existing Projects into Workspaceを選択します。
図 68. 既存のプロジェクトのインポート
- <SoC EDS installation path>\embedded\examples\softwareからAltera-SoCFPGA-HardwareLib-MPL.tarプロジェクトを選択して、Finishをクリックして、プロジェクトをインポートします。
図 69. インポートMPLプロジェクト・ファイル
- Project Explorerタブから、すべてのプロジェクト・ファイルが存在していることを確認します。
図 70. MPLプロジェクト・ファイルのリスト
ビルドおよびデバッグの詳細については、「メイク・ベースの例でインポート、ビルドとデバッグ」セクションを参照してください。