記事 ID: 000085048 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2015/01/21

外部 Altera_PLL とダイナミック・フェーズ・アライメント (DPA) を有効にしたALTLVDS_RXを実装して接続するにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • ALTLVDS_RX
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.1 以降で DPA を有効にした外部 PLL モードで ALTLVDS_RX® を使用すると、解析および合成で以下のようなエラーが表示されます。

    エラー: SERDES DPA ブロック ノード \'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3\' が \'DPACLKIN\' ポートで正しく接続されていません。以下にリストされている有効なポートのいずれかに接続されている必要があります。
    情報:arriav_pll_dpa_output WYSIWYGのPHOUTポートに接続できます
    情報: generic_pll WYSIWYG の OUTCLK ポートに接続可能

    これは、Arria® V および Stratix® V デバイスに影響します。

    解決方法

    DPA を有効にした外部 PLL モードで ALTLVDS_RX メガファンクションを使用する場合、このハウツー ドキュメントと example-project.zip ファイルをダウンロードしてデザインを変更します。

    まず、以下の関連ソリューションで説明するように、外部 PLL モードでALTLVDS_RXとALTLVDS_TXを実装するためのステップを完了する必要があります。

    関連記事

    関連製品

    本記事の適用対象: 9 製品

    Arria® V GT FPGA
    Stratix® V E FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。