記事 ID: 000078606 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/01/12

エラー (10228): lvds_rx_lvds_rx.v(49) での Verilog HDL エラー : モジュール "lvds_rx_accum" は複数回宣言できません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、Quartus® II ソフトウェアのバージョン 13.1 以降で、Arria® V デバイスで 2 つ以上のチャネルで外部 Altera_PLL および動的フェーズ・アライメント (DPA) を有効にして ALTLVDS_RX IP を実装する場合に表示されることがあります。

    解決方法

    この問題を回避するには、まず、関連ソリューションで説明されているように、外部 PLL モードでALTLVDS_RXおよびALTLVDS_TXを実装するためのステップを完了します。

    次に、Quartus® II ソフトウェアで解析および合成を実行した後、ファイル db/lvds_rx_lvds_rx.v の内容から lvds_rx_lvds_rx モジュールを lvds_rx.v ファイルにコピーします。
    これにより、モジュール lvds_rx_lvds_rxが lvds_rx.v ファイルに追加されます。

    rx_dpaclock のすべてのオカレンスが 8 ビットで、rx_dpaclockのすべての接続が正しいことを確認します。

    例えば
    .dpaclkin(rx_dpaclock),
    代わりに：
    .dpaclkin({8{rx_dpaclock}}),

    関連記事

    関連製品

    本記事の適用対象: 6 製品

    Arria® V FPGA & SoC FPGA
    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。