記事 ID: 000076978 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/09/26

エラー (175005): 場所が見つかりませんでした: (<number of="" pins="">影響のある場所)</number> のうち OCT_CAL_BLOCK_ID

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.1 以降の問題により、OCT 共有なしで複数の UniPHY ベースのメモリー・コントローラーがインスタンス化された場合、フィッターはすべてのインターフェイスの mem_reset_n ピンを 1 つの OCT 制御ブロックに割り当てることがあります。

    これにより、1 つの OCT 制御ブロックしか I/O バンクを駆動できないため、エラーが発生します。

    これが問題であるかどうかを確認するには、コンパイルレポートで、フィッター-> リソースセクション -> 出力ピンに移動し、mem_reset_n信号のある行までスクロールします。右にスクロールして、ピンが割り当てられている OCT コントロール ブロックを確認します。

    解決方法

    この問題を回避するには、.qsf (Quartus II 設定ファイル) にインスタンス割り当てを作成し、mem_reset_n信号ごとに次の割り当てを行います。

    set_instance_assignment -name TERMINATION_CONTROL_BLOCK "<終端制御ブロック>" -to <ピン名をリセット>

    関連記事

    関連製品

    本記事の適用対象: 20 製品

    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。