記事 ID: 000075796 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/09/26

エラー: 次の場所が見つかりませんでした: OCT_CAL_BLOCK_ID

環境

    インテル® Quartus® II サブスクリプション・エディション
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 12.1 で、複数の UniPHY ベースの DDR2 または DDR3 メモリー・コントローラーを使用してデザインをコンパイルすると、以下のエラーが発生する場合があります。

エラー: 領域 (X1, Y1) から (X2, Y2) へのピンの制約が不正です: 領域に有効な場所がありません

情報:ピン名:mem_ck

情報: I/O パッドは、次の理由により、ロケーションPIN_NUMに制限されます。 ユーザーの場所の制約 (PIN_NUM)

エラー: 場所を見つけることができませんでした: 2 件中 OCT_CAL_BLOCK_ID 件目 (1 件が影響を受けています)

情報: ピンに含まれるPIN_NUM

このエラーは、mem_ck ピンが誤った OCT 終端制御ブロックに割り当てられているために生成されます。

解決方法

回避策は、次の終了制御ブロック割り当てを QSF ファイルまたは割り当てエディターに追加することです。

set_instance_assignment -name TERMINATION_CONTROL_BLOCK "<階層>|altera_mem_if_oct_stratixv:oct0|sd1a_0" -to mem_ck*

この問題は、Quartus® II ソフトウェア 14.1 で修正されています。

関連記事

関連製品

本記事の適用対象: 18 製品

Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。