1.1. Arria 10 FPLL IP コアバージョン 16.1 改訂履歴
内容 | 影響 |
---|---|
問題 : Arria 10 FPLL の再構成中に、pll_locked信号がディアサートされ、FPLL がリファレンス・クロックへのロック機能を失うこが表示されます。この動作はリファレンス・クロックpll_refclk<n> が FPLL の再構成中と同時に変更される場合に制限されます。 回避策 : なし 解決策 : Quartus Prime バージョン 16.1 のシミュレーション・モデルでこの動作を修正し、更新済。 |
シミュレーションでのみ影響を受けます。シリコンは影響を受けません。 |