2.2. SoC エンベデッド・デザイン・スイートにおけるバグ修正
バージョン16.0向けのバグ修正
- ブートローダ・ジェネレータおよびU-Boot
- Cyclone V SoCプリローダー
- ウォーム・リセット後にSDRAM内容のクリアを修正
- デフォルト・コンフィギュレーション使用のビルド・エラーを修正
- Arria® 10 SoC U-Boot
- 誤ったタイマー周波数を修正
- 誤ったemif_resetのリクエスト・コードを修正
- fpgabrのコマンド・エラー処理を強化
- NOCのタイムアウトを無効
- NOCのアイドル状態のチェック・エラーを修正
- boot_clk向けのセキュア・クロックをサポートするため、L4ウォッチドッグ・リセットを修正
- Cyclone V SoCプリローダー
- Linuxデバイス・ツリー・ジェネレーター(DTG)
- Sopc2dtsでのPCIeサポートが有効
- ゴールデン・ハードウェア・レファレンス・デザイン (GHRD)
- Arria 10 PCIe Gen2 RP—デバイス・ツリーの生成時に起きるパフォーマンス・カウンターおよびMSI IPクロック情報導出の問題を修正
- PCIeハードウェア・デザインのビルドを修正
- ハードウェア・ライブラリ (HWLIBs)
- クロック・マネジャーのデバッグ・クロックの周波数が正しくレポート
- Arria 10開発キット付属のQSPIパーツが有効
- Arria 10 HWLIBs SPIのクロック・セットアップ方法の問題を修正
- Arria 10におけるalt_timers.cのリセット・マスクOSC1TMR0およびOSC1TMR1を更新
- Arria 10におけるスキップでDMAでのマイクロコード・バッファを削除する機能を修正
- SDRAMにおける著作権ヘッダーを修正
- HWLIBsタイマー例のGUIファイルが欠落するという問題点を修正
- SDRAMのAPIを修正
バージョン15.1.1向けのバグ修正
- Linuxデバイス・ツリー・ジェネレーター(DTG)
- SDカードを25MHzに制限するDTGの誤りを訂正
- ブートローダ・ジェネレータおよびU-Boot
- セキュア・ブート
- Makefile内でセキュア・ブート向けの-pubkeyoutオプションが欠落するという問題点を修正
- セキュア・ブート
- GHRD
- Arria 10 GHRDはEMAC MDIOポート向けの制約を含む
- ハードウェアの例がF2SDRAM2からF2SDRAM0に変更
- Arria 10 GHRDでES2パーツIDがサポート
- 重要な警告を削除
- Quartus® Primeの問題によりF2SDRAMのポート0を無効
- Arria 10のトランシーバ・リセット・コントローラの設定を改良
- 受信クロックのアサインメントを未使用のチャネルに設定する場合における重要な警告を修正
- ユーザーがFPGAオプションからブートを選択した際に起きるオンチップ・メモリ・データ幅のバグを修正
- ハードウェア・ライブラリ (HWLIBs)
- ARMCC上のArria 10 HWLIB例のコンパイル問題を修正
- Cyclone Vの例としては、4.9.12 GCCを使用するように更新
- Arria 10 LEDsおよびタイマーHWLIBsの例を修正
- 一般の機能強化
- RGMIIのMicrel PHYにおけるGBイーサネット問題を修正