記事 ID: 000087141 コンテンツタイプ: エラーメッセージ 最終改訂日: 2016/02/26

エラー: 正しい位相シフトを指定してください

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • Avalon ALTPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、Stratix® V、Arria® V、Cyclone® V デバイスで PLL インテル® FPGA IPを使用し、複数の出力クロックのフェーズシフトを指定する場合に表示される場合があります。1 つまたは複数のフェーズシフト設定が達成できない場合、IP はこのエラーを表示する可能性があります。ただし、無効な実際のフェーズシフト設定も一覧表示される場合があります。

    解決方法

    複数の出力クロック周波数に対してフェーズシフト設定を可能な限り近づけるには、 物理出力イネーブル・オプションを使用し、手動で M および N カウンター値を入力して、必要な出力周波数と適切なフェーズステップ解像度を達成できる VCO 周波数を実現します。

    関連記事

     

      関連製品

      本記事の適用対象: 14 製品

      Cyclone® V SX SoC FPGA
      Cyclone® V GT FPGA
      Stratix® V GX FPGA
      Stratix® V GT FPGA
      Stratix® V GS FPGA
      Arria® V GZ FPGA
      Arria® V SX SoC FPGA
      Cyclone® V ST SoC FPGA
      Arria® V ST SoC FPGA
      Arria® V GX FPGA
      Arria® V GT FPGA
      Cyclone® V E FPGA
      Stratix® V E FPGA
      Cyclone® V SE SoC FPGA

      ご質問はこちらへ

      サポートに問い合わせる

      免責事項

      1

      本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

      このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。