記事 ID: 000084354 コンテンツタイプ: エラーメッセージ 最終改訂日: 2016/03/03

エラー: 正しい位相シフトを指定してください

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • Avalon ALTPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    特定の出力クロック・フェーズ・シフト設定で PLL インテル® FPGA IPをインスタンス化する際に、このエラーが発生する可能性があります。

    例えば、DARA レート 700 Mbps、デシリアライズ係数 7 の ALTLVDS インターフェイスは、出力クロックが 180、257、および 334 度フェーズシフトを持つことになります。ただし、PLL インテル® FPGA IPにこれらのフェーズ・シフト設定を入力すると、パラメーター・エディターはこのエラーを報告します。

     

    解決方法

    フェーズシフト設定を「ps」と入力すると、PLL インテル® FPGA IPの度の設定が置き換えられます。

    この問題は、Quartus® II ソフトウェア・バージョン 13.1 で修正されています。

    関連製品

    本記事の適用対象: 13 製品

    Arria® V GX FPGA
    Arria® V FPGA & SoC FPGA
    Arria® V GT FPGA
    Cyclone® V FPGA & SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。