Stratix® V および Arria® V デバイスを対象としたデザインでは、Quartus® II ソフトウェアでこのエラーが表示される場合があります。このエラーは、altiobuf プリミティブを使用せずに、正と負のレッグ (true と補数) の両方が手動で定義され、ネットリストに接続された差動信号がデザインに含まれている場合に発生します。
このエラーを回避するには、次のいずれかの操作を行います。
- ネットリスト内の差動信号の正のレグのみを定義します。Quartus® II ソフトウェアは、差動信号の負のレグを自動的に作成して接続します。
- altiobuf プリミティブを使用して、差動信号の正と負の両レッグを接続します。altiobuf プリミティブの使用方法については、以下の関連ソリューションを参照してください。
この問題は、Quartus® II ソフトウェアの今後のバージョンで解決される予定です。