記事 ID: 000078585 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/20

Quartus® II 12.0SP2 の DDR3 UniPHY ベースのコントローラーで、avl_readyが低く止まっているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 12.0SP2 では、STRATIX® V で 533MHz、Arria® V で 450MHz を超える動作をする DDR3 コントローラーで DQS トラッキングが有効になります。DQS トラッキングを有効にすると、トラッキングを制御するためにシーケンサー トラッキング マネージャー (sequencer_trk_mgr.sv) が作成されます。

sequencer_trk_mgr.sv ファイルには、cfg_num_dqs信号がわずか 3 ビットで、最大 7 つの DQS グループをサポートできる問題があります。64 ビット (8 DQS グループ) または 128 ビット (16 DQS グループ) の DDR3 インターフェイスの場合、シーケンサー・トラック・マネージャーがロックアップし、Avalonバス対応信号avl_ready低くスタックします。

 

 

解決方法

この問題は、インテル® Quartus® Prime ソフトウェア・バージョン 12.1 で修正されました。

関連製品

本記事の適用対象: 13 製品

Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® III FPGA
Stratix® V GT FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。