記事 ID: 000084117 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/20

EMIF デバッグ・ツールキットが 12.0SP2 で機能するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II ソフトウェア・バージョン 12.0SP2 では、Stratix® V で 533MHz 以上、Arria® V で 450MHz 以上で動作する DDR3 コントローラーで DQS トラッキングが有効になっています。DQS トラッキングを有効にすると、追跡を制御するためにシーケンサー・トラッキング・マネージャー (sequencer_trk_mgr.sv) が作成されます。sequencer_trk_mgr.sv ファイルに問題があり、 cfg_num_dqs 信号はわずか 3 ビットで、最大 7 つの DQS グループをサポートできます。64 ビット (8 DQS グループ) または 128 ビット (16 DQS グループ) の DDR3 インターフェイスの場合、シーケンサー・トラック・マネージャーがロックされ、EMIF デバッグ・ツールキットの GUI がハングアップします。
    解決方法

    EMIF デバッグ・ツールキットの GUI が妨げられるのを防ぐには、次の回避策を実行します。

    1. テキスト・エディターで sequencer_trk_mgr.sv ファイルを開きます。
    2. cfg_num_dqsを検索して宣言を次から変更します。
      logic [2:0] cfg_num_dqs;
      宛先
      logic [AVL_DATA_WIDTH - 1:0] cfg_num_dqs;
    3. デザインを再コンパイルします。EMIF デバッグ・ツールキットは実行せずに実行する必要があります。

    この問題は、Quartus® II ソフトウェア・バージョン 12.1 で修正されています。

    関連製品

    本記事の適用対象: 12 製品

    Arria® V SX SoC FPGA
    Stratix® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。