詳細
PCIe ハード IP PMA の問題により、リンクが Detect.Active 状態で動かなくなることがあります。
これは、トランシーバーレシーバーが、2 つの連続した TxDetectRx の低周期が 544ns 未満の場合、PIPE インターフェイス上の PHYSTATUS パルスをハード IP コアに返さないロジックを検出するためです。
この問題は、IV GX、IV GT Stratix®、および II GX デバイスStratix®Arria®影響します。
解決方法
ハード IP リセット・ロジックを手動で変更して、crst 信号と srst 信号を 少なくとも 1 us 分アサートします。
以下のファイルを使用して、Avalon・ストリーミングとメモリー®・マップド・インターフェイスの両方 Avalonに必要な変更を®表示して、上記の要件を満たすことができます。
- top_rs_hip (.v): 追加されたリセット・ロジックは、ライン 181~211 で確認できます。 これらの行をストリーミング・インターフェイスの
- pcie_compiler_0 (.v) : 追加されたリセットロジックは、648~684 行目にあります。 これらの行を、メモリー・マップド・インターフェイスのインスタンス化ファイルAvalon入れます。
- pcie_compiler_0 (.vhd): 追加されたリセット・ロジックは、ライン 775~810 で確認できます。 これらの行を、メモリー・マップド・インターフェイスのインスタンス化ファイルAvalon入れます。