トランシーバー・ツールキット

トランシーバーへのリアルタイム・アクセスによりボードの立ち上げ時間を短縮

トランシーバー・ツールキットは、システム・コンソール・テクノロジーを使用して FPGA およびボードの設計者がトランシーバー・リンク・シグナル・インテグリティーをシステム内でリアルタイムに検証し、ボード完成までの期間を短縮するのに役立ち ます。目標とするデータレートで複数のリンクを同時に実行させながらビット・エラー・レート (BER) をテストして、トランシーバー・ツールキット でボードデザインを検証します。さまざまなテスト基準を用いて結果を定量化しながら、トランシーバーのアナログ設定を調整してリンク性能を最適化します。 トランシーバー・ツールキット GUI のリンクテストにより、1 台以上のボードにまたがる複数のデバイスを同時にテストできます。インテル® Stratix® 10 および Stratix® V FPGA の最新の機能向上として、アダプティブ・イコライゼーション (AEQ) とディシジョン・フィードバック・イコライゼーション (DFE) のサポートによる信号伝送の堅牢性向上などがあります。最新版では、インテル® Stratix® 10トランシーバーをサポートします。

トランシーバー・ツールキットの機能

  • FPGA およびボードの設計者にトランシーバー設定へのリアルタイム・アクセスを提供し、ボード完成までの期間を短縮
  • ビットエラー・レート・テスト (BERT) 機能に擬似ランダム・バイナリ・シーケンス (PRBS) パターン・ジェネレーターとチェッカーを提供
  • マルチチャネルを同時にテストしながらステータスを監視・追跡する、チャネル・マネージャー・インターフェイスを搭載
  • 1つ以上のボードにまたがる複数のデバイス間でリンクテストを実行
  • アイビューワー (一部のデバイスで提供) でシグナルアイの幅と高さを決定
  • AEQ、DFE などのシグナル・インテグリティー・ハードウェア機能へのアクセスを提供
  • 多くの物理媒体接続 (PMA) アナログ設定の組み合わせを素早くテストできるようにする新しい間隔ステッピング機能を AutoSweep 機能に追加して、特定のトランシーバー・リンクに対する最適なセットを提供
  • 手動 PMA 設定コントロール、およびシグナル・インテグリティー結果を容易に比較できるようにする保存とロードのサポートが付いたテストプロット管理機能を アイビューワーに統合
  • アイビューワー データの取り込み中に PMA 設定の自動スイープが可能な新しい「AutoSweep & Eye Viewer」モードを提供
  • Stratix® V FPGA 用にトリガー適応モード DFE をサポート、インテル® Stratix® 10 FPGA 用にトリガー 連続 DFE モードをサポート

表 1. トランシーバー・ツールキットのデバイスサポート

  デバイスファミリー
Cyclone® V インテル® Cyclone® 10 Arria® II GX Arria® V GX / GT Arria® V GZ インテル® Arria® 10 GX/SX/GT Stratix® IV GX / GT Stratix V GX Stratix® V GT インテル® Stratix® 10 GX/SX/MX/TX
リアルタイム・アクセス check check check check check check check check check check
ビルトイン BERT 機能 check check check check check check check check check check
マルチチャネル・テスト check check check check check check check check check check
複数デバイスのリンクテスト check check check check check check check check check check
Stratix® FPGA アイビューワー: シグナルアイの幅のサポート -
-
- - check - check check check check
Stratix® FPGA アイビューワー: シグナルアイの高さのサポート - - - - check - - check check check
AEQ - check - - check check - check - check
ディシジョン・フィードバック・イコライゼーション (DFE) - - - - check check check check - check