製品コレクション
MAX® V CPLD
ステータス
Launched
発売日
2010
リソグラフィー
180 nm

リソース

ロジックエレメント (LE)
40
等価マクロセル
32
ピン間ディレイ
7.5 ns
ユーザー・フラッシュ・メモリー
8 Kb
メモリーに変換可能なロジック
はい

機能

内蔵オシレーター
はい
ファストパワー・オン・リセット
はい
バウンダリー・スキャン JTAG
はい
JTAG ISP
はい
ファスト入力レジスター
はい
プログラマブル・レジスター・パワーアップ
はい
JTAG トランスレーター
はい
リアルタイムISP
はい
マルチ・ヴォルト I/OOS†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/Oパワーバンク
2
最大出力有効
54
LVTTL/LVCMOS
はい
エミュレートされたLVDS出力
はい
シュミット・トリガー
はい
プログラマブル・スルーレート
はい
プログラマブル・プルアップ抵抗器
はい
プログラマブルGNDピン
はい
オープンドレイン出力
はい
バス保持
はい

パッケージの仕様

パッケージオプション
M64, E64
パッケージサイズ
4.5mm x 4.5mm, 9mm x 9mm