インテル® FPGA Serial Lite III ストリーミング IP

インテル® FPGA Serial Lite III ストリーミング Intellectual Property (IP) コアは、さまざまなトランスミッション・メディアでポイントツーポイントのデータ転送を実現するシンプルな接続 (プリント回路基板 (PCB)、バックプレーン、銅線ケーブル、光ファイバーなどを含む) を実現します。

インテル® FPGA Serial Lite III ストリーミング IP ユーザーガイドを読む ›

インテル® Stratix® 10 FPGA SerialLite III ストリーミング IP デザイン例ユーザーガイドを読む ›

インテル® Arria® 10 FPGA Serial Lite III ストリーミング IP デザイン例ユーザーガイドを読む ›

インテル® Stratix® V FPGA Serial Lite III ストリーミング IP デザイン例ユーザーガイドを読む ›

インテル® FPGA Serial Lite III ストリーミング IP

Serial Lite III は、高帯域幅のシリアルデータ転送アプリケーション向けの、シンプルで低レイテンシー、かつスケーラブルなプロトコルです。

インテル® FPGA Serial Lite III ストリーミング IP コアは、インテルのトップ・テクノロジーを組み込んだトランシーバーを備えています。

  • 物理媒体アタッチメント (PMA)
  • 物理コーディング・サブレイヤー (PCS)
  • メディア・アクセス・コントロール (MAC) 層

PCS 層と PMA 層は、インテル® Stratix® 10、インテル® Arria® 10、Stratix® V、および Arria® V FPGA 内でハード化されているため、お客様の貴重な FPGA ロジックリソースを節約できます。

機能

ハード化された PCS / PMA 機能により、どのようなタイプのデザインでもタイミング・クロージャーがより容易になります。Serial Lite III プロトコルは、効率的なデータ転送を実現し、ビットエラーレートを低く保つという今の次世代型システムの要求に応えるため、必要とされる信頼性、低レイテンシー、オーバーヘッド、およびスケーラビリティーを提供するように設計されています。

  • 最大 28Gbps のデータレート
  • 最大 24 のマルチレーン構成
  • データ・ストリーミング・オペレーション - コンティニュアスまたはバースト
  • シンプレックスおよび全二重のオペレーション
  • 柔軟なユーザー・クロッキング・モード
  • ハード化されたリソースにより、使用を効率化
  • 低レイテンシーのデータ転送 (< 150 ns: TX + RX)
  • 転送オーバーヘッドを最小限に抑制
  • 64B / 67B のエンコード / デコードスキーム
  • (オプション) M20K (SEU 緩和) でエラー訂正コード (ECC) をサポート
  • (オプション) エラーのインジェクションや検出、および健全性監視
  • IP の完全統合 (MAC、PCS、PMA 層)
  • 調整可能なプリエンファシスおよびイコライゼーション設定
  • AC および DC カップリングのサポート

性能と生産性の改善

パフォーマンス

生産性

高効率のデータレート

適切な IP タイミングマージンで、フルデザインのタイミング・クロージャーを加速

使用中のアプリケーションと今後使用するアプリケーション向けに 300Gbps を超える合計帯域幅を実現 (最大 24 レーン)

インテル® FPGA IP 評価モードを利用することで、無償かつライセンスなしで IP の試用が可能

低レイテンシーのデータ転送 (< 150 ns: TX + RX)

完全に統合された Serial Lite III IP は、MAC 層、PCS 層、および PMA 層を備え、インテル® FPGA IP との統合を実現

AC および DC のカップリングにより、レーンを調整してビット・エラー・レートを向上するという柔軟性を実現

 

IP の品質指標

基本

IP の初回リリース年

2013

サポートされるインテル® Quartus® Prime 開発ソフトウェアの最新バージョン

22.2

ステータス

実稼動

提供内容

製品に含まれるものは以下のとおりです。

デザインファイル (暗号化ソースコード、または合成後のネットリスト)

ModelSim* - Intel® FPGA Edition 向けシミュレーション・モデル

タイミング制約および / またはレイアウト制約

変更履歴付きドキュメント

Readme ファイル

すべて「あり」 (Readme ファイルの提供を除く)

IP に同梱されるその他の提供物

テストベンチおよびデザインのサンプル

エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI

Y

インテル® FPGA IP 評価モードのサポート

Y

ソース言語

Verilog および VHDL

テストベンチ言語

Verilog

同梱ソフトウェア・ドライバー

N

ドライバーがサポートする OS

N

導入

ユーザー・インターフェイス

Avalon ストリーミング

IP-XACT メタデータ

N

検証

サポートされるシミュレーター

NCSim、ModelSim、VCS/VCSMX

検証済みハードウェア

インテル® Arria® 10 FPGA トランシーバー・シグナル・インテグリティー開発キット、インテル® Stratix® 10 FPGA シグナル・インテグリティー開発キット

業界標準のコンプライアンス・テストの実施

N

「あり」の場合、実施したテストの種類

N/A

「あり」の場合、使用したインテル® FPGA デバイス

N/A

「あり」の場合、実施日

N/A

「なし」の場合、今後の予定

N

相互運用性

IP における相互接続性テストの実施有無

Y

「あり」の場合、使用したインテル® FPGA デバイス

インテル® Stratix® 10、Stratix® V、インテル® Arria® 10 GX

相互接続性レポートの提供

N