インテル、将来のノード向け次世代トランジスタ新たな進展を達成

IEDM 2023においてインテルは、世界で初めてムーアの法則の発展に資するバックサイド・パワーとダイレクト・バックサイド・コンタクトを組み合わせた3D積層CMOSトランジスタを紹介しました。

ニュース

  • 2023年12月9日

  • インテル PRに問い合わせる

  • ソーシャルメディアでインテル・ニュースルームをフォローする:

    Twitter のロゴ
    YouTube のアイコン

author-image

投稿者:

最新情報:インテルは、ムーアの法則の継続と進化を強調し、将来のプロセス・ロードマップに向けて活発なイノベーションのパイプラインを維持する技術的に大きな進歩を遂げたことを発表しました。半導体デバイス技術に関する国際会議 IEEE International Electron Devices Meeting(IEDM)2023において、インテルの研究者は、バックサイド・パワーとダイレクト・バックサイド・コンタクトを組み合わせた3D積層CMOS(相補型金属酸化膜半導体)トランジスタの改善を公開しました。また、バックサイド・コンタクトなどのバックサイド・パワー供給に関する最近の研究開発のブレーク・スルーのスケーリング・パスについて発表し、シリコン・トランジスタと窒化ガリウム(GaN)トランジスタの大規模な3次元モノリシック集積を、従来のパッケージ上ではなく、同じ300ミリメートル(mm)ウェハー上で成功させた初のデモを行いました。

「オングストローム時代への突入とともに、4年後に5ノードを超えることを考えると、継続的なイノベーションがこれまで以上に重要になります。IEDM 2023において、インテルはムーアの法則に資する研究の進歩を紹介し、次世代モバイル・コンピューティングのためのさらなるスケーリングと効率的な電力供給を可能にする最先進技術の提供能力を強調します」

– インテル コーポレーション 主席副社長、ロジックテクノロジー部門 共同ディレクターのサンジェイ・ナタラヤン(Sanjay Natarajan)

重要な理由:トランジスタのスケーリングとバックサイド・パワーは、指数関数的に増大するより強力なコンピューティングへの需要に応えるための鍵となります。インテルは毎年、このコンピューティング需要に応えており、そのイノベーションが半導体産業を活性化し、ムーアの法則の礎を築き続けています。インテルのコンポーネント・リサーチ・グループは、トランジスタを積層することでエンジニアリングの限界を常に押し上げ、バックサイド・パワーを次のレベルに引き上げ、トランジスタの微細化と性能向上を可能にし、同時に異なる材料からなるトランジスタを同じウェハー上に集積できることを実証しています。

最近発表されたプロセス技術ロードマップは、コンポーネント・リサーチ・グループ発のPowerViaバックサイド・パワーや、先端パッケージング用ガラス基板、Foveros Directなどを含むインテルの継続的な微細化の技術革新を強調するもので、この10年で生産が開始される見通しです。

実現の仕組み:IEDM 2023において、インテルのコンポーネント・リサーチ・グループは、シリコン上により多くのトランジスタを配置し、新たな方法で高い性能を実現するための革新に積極的に取り組んでいることを示しました。研究チームは、トランジスタを効率的に積層することで微細化を継続するために必要な主要研究開発分野を特定しました。これらのアプローチは、バックサイド・パワーやバックサイド・コンタクトと組み合わせることで、トランジスタ・アーキテクチャ技術において大きな前進をもたらすことが期待されます。インテルは、バックサイド・パワー・デリバリーの向上や新しい2Dチャネル材料の導入などを含む取り組みを通じて、ムーアの法則を継続し、2030年までにパッケージ上のトランジスタ数を1兆個に拡大することを目指しています。

インテル、バックサイド・パワーとバックサイド・コンタクトを組み合わせた業界初の画期的な3D積層CMOSトランジスタを発表しました:

 

  • IEDM2023で発表された最新のトランジスタ研究により、インテルは業界で初めて、ゲートピッチを60ナノメートル(nm)まで縮小した相補型電界効果トランジスタ(CFET)を垂直に積層する能力を実証しました。これにより、トランジスタの積層による面積効率と性能が向上する可能性があります。また、バックサイド・パワーとダイレクト・バックサイド・コンタクトを組み合わせており、ゲート・オール・アラウンド・トランジスタにおけるインテルのリーダーシップを強調するものです。さらにRibbonFETを超えるイノベーションの可能性を示し、競合他社に先駆けていることを示しています。

CMOSトランジスタの3Dスタッキング

IEDM 2023 で発表されたインテルの最新のトランジスター研究は、業界初の、60 ナノメートル (nm) までのスケーリングされたゲートピッチで相補型電界効果トランジスター (CFET) を垂直に積み重ねることができることを示しています。これは、ゲート・オールラウンド・トランジスターにおけるインテルのリーダーシップを強調し、RibbonFET を超えるイノベーションにおけるインテルの能力を示し、競合他社に先んじています。(Credit: Intel Corporation)

インテルは4年間で5ノードを超え、バックサイド・パワー・デリバリーでトランジスタの微細化を継続するために必要な主要研究開発分野を特定しました:

 

  • IntelのPowerViaは2024年に生産可能になる予定であり、これはバックサイド給電の最初の実装のひとつです。IEDM 2023 では、Components Research は、PowerVia 以降のバックサイド・パワー・デリバリーの拡張とスケーリングの道筋と、それを可能にするために必要な主要プロセスの進歩を明らかにしました。さらに、この研究では、面積効率の高いデバイス積層を可能にするバックサイド・コンタクトやその他の新しい垂直相互接続の使用にも焦点を当てました。

 

インテルは、シリコン・トランジスタとGaNトランジスタを同じ300mmウェハー上に集積することに初めて成功し、その性能を実証しました:

 

  • IEDM2022でインテルは、性能の向上と300mmGaN-on-Siウェハーへの実行可能な道の構築に焦点を当てました。今年は、シリコンとGaNのプロセス統合を進めています。インテルは現在、「DrGaN」と呼ばれる電力供給用の高性能大規模集積回路ソリューションの実証に成功しています。インテルの研究チームは、この技術が優れた性能を発揮し、将来のコンピューティングにおける電力密度と効率性の要求に対応する電力供給ソリューションを可能にする可能性があることを初めて示しました。

 

インテルでは、将来のムーアの法則による微細化に向け、2Dトランジスタの研究開発が進んでいます:

 

  • 遷移金属ジカルコゲナイド(TMD)2Dチャネル材料は、トランジスタの物理ゲート長を10nm以下に微細化するユニークな機会を提供します。 IEDM2023での発表において、インテルは、CMOSの主要構成要素であるNMOS(nチャネル型金属酸化膜半導体)とPMOS(pチャネル型金属酸化膜半導体)の両方について、高移動度TMDトランジスタのプロトタイプを実演します。インテルはまた、世界初のゲート・オール・アラウンド(GAA)2D TMD PMOSトランジスタと、300mmウェハー上に作製された世界初の2D PMOSトランジスタに関する発表を行います。

 

詳細:新しいRibbonFETとPowerVia技術の紹介 (動画)

The Small Print:

All product and service plans and roadmaps are subject to change without notice.Any forecasts of goods and services needed for Intel's operations are provided for discussion purposes only.Intel will have no liability to make any purchase in connection with forecasts published in this document.Code names are often used by Intel to identify products, technologies, or services that are in development and usage may change over time.No license (express or implied, by estoppel or otherwise) to any intellectual property rights is granted by this document.Product and technology performance varies by use, configuration and other factors.Learn more at www.Intel.com/PerformanceIndex and www.Intel.com/ProcessInnovation.

Reference to research results, including comparisons to technologies, products, process or package performance are estimates and do not imply availability.Release dates and/or capabilities referenced may vary by use, configuration and other factors.The products and services described may contain defects or errors which may cause deviation from published specifications.Current characterized errata are available on request.Intel disclaims all express and implied warranties, including without limitation, the implied warranties of merchantability, fitness for a particular purpose, and non-infringement, as well as any warranty arising from course of performance, course of dealing, or usage in trade.

将来の計画または予測について言及している本資料内の記述は、現在の予測に基づくものであり、多数のリスクや不確定要素を伴う将来の見通しです。これらの要因によって、実際の結果はこれらの記述に明示的または黙示的に示された結果と著しく異なる可能性があります。For more information on the factors that could cause actual results to differ materially, see our most recent earnings release and SEC filings at www.intc.com.