プロセスおよびパッケージングによるコンピューティングの再定義
トランジスターとパッケージのイノベーションを通じて次の時代のコンピューティングを推進します。
ムーアの法則における新しいパラダイム
インテルは、ムーアの法則によって PC 時代のコンピューティング・イノベーションのペースを設定しました。データが指数関数的に増加するにつれ、分散したランドスケープ全体でデータを移動、保存、処理するための強力なチップの必要性も増加します。
ムーアの法則はこれまでと同様に重要ですが、目に見える以上のものが存在しているのです。インテルはトランジスター、パッケージング、およびチップ設計の同期化および共同設計された進歩によってデータ中心の時代を支えています。ファブ基盤、社内の研究開発機能、イノベーション・パイプライン、統合デバイスメーカーの優位性など—コンピューティングの可能性を再定義する独自の補完機能を備えた企業は他にありません。
トランジスター: ナノメートルで測定され、パフォーマンスが飛躍的に
マイクロプロセッサーは人間が作った最も複雑な製品であるかもしれません。原子と分子を動かすために細心の注意を払って訓練された熟練専門家によって実行される、世界で最もクリーンな環境での何百ものステップが必要となります。
各マイクロプロセッサーはトランジスターと呼ばれる数十億の小さな電気スイッチにて構成されています。トランジスターが小型化するにつれ、コンピューティング・デバイスはよりスマート、高速、および効率的になります。しかしトランジスターを縮小するだけではパフォーマンスを飛躍的に向上させることはできません。根本的な設計の改善も必要なのです。
プロセスの革新が進歩を促進する
インテルのプロセスのイノベーションは、インテルの進歩を支えるものです。インテルの目標は、ノード遷移を通じて引き続きトランジスタの集積度を上げていくことです。この微細化の過程において、イントラノードのイノベーションによる機能強化を計画しており、最終的には製品の性能向上を定期的にサポートしています。
3D トランジスタによる小型化と高速化
フィン型電界効果トランジスター (FinFET) の製造を主導するインテルは、2D トランジスターチャネルを 3 次元に引き上げることでチャネルを流れる電子の制御を大幅に改善しました これらのトランジスターは低リークで低電圧にて動作し、パフォーマンスの向上にもかかわらずエネルギー効率を改善するという前例のない組み合わせを実現します。その結果、トランジスタの小型化、高速化、および消費電力の削減がかつてないほど実現しました。
FinFET の精密化
約 10 年前の導入以来、インテルは継続的に FinFET の改良を行ってきました。14nm ノードでは、数世代にわたってトランジスタレベルの周波数を定期的に向上させ、最終的にはイントラノードの強化によるフルノードと同等の性能向上を実現しました。
10nm ノードで FinFETトランジスタの 3 度のイテレーション (世代) を実装し、この技術の改良を続けました。第 1 世代の 10nm FinFET では、従来のノードの 2.7 倍の「ハイパースケーリング」密度を実現することに注力しました。これは、トランジスタデバイスからメタルインターコネクト、そして最終的にはセルレベルへと移行した COAG (Contact Over Active Gate) などの重要な技術革新によって推進されました。
FinFET の再定義
2020年に向けて、私たちの設計チームは、お客様が必要とする製品のパイプラインを提供するために、さらなる性能の向上を求めていました。長年にわたって FinFET プラットフォームに磨きをかけてきた当社は、新しい SuperFin 技術により、これまでにないレベルの性能向上を実現するために、FinFET プラットフォームを再定義しています。
SuperFin は、トランジスタ・チャネルから最上層の金属層まで、プロセススタック全体にわたるイノベーションの組み合わせを活用しています。画期的なのは、業界標準のアプローチと同じフットプリントで 5 倍の容量増加を実現する新しい Super MIM コンデンサーです。この業界初の技術が少電圧化を実現し、製品性能を飛躍的に向上させます。
これらのイノベーションを組み合わせることで、2020年以降のインテル製品を新たなレベルに引き上げる劇的なプロセス性能の向上を実現します。1回のイントラノード強化で、フルノード移行とほぼ同等の性能を実現しました。
パッケージング: 製品イノベーションの促進剤
プロセッサーとマザーボード間の物理インターフェイスとして、チップのパッケージングは製品レベルのパフォーマンスにおいて重要な役割を果たします。高度なパッケージング技術によって多様なコンピューティングエンジンを複数のプロセステクノロジーに統合できるようになり、システムアーキテクチャーのまったく新しいアプローチが可能になります。
組み込みマルチダイ相互接続ブリッジ (EMIB)
EMIB は、複数の異種ダイを単一のパッケージに接続するための費用対効果の高いアプローチです。他の 2.5D 加工においては大きなシリコン・インターポーザーを使用しますが、EMIB では複数のルーティング・レイヤーを持つ非常に小さなブリッジダイを使用します。単一の基板に多くの埋め込みブリッジを持つことで、複数のダイ間で非常に高い I/O と適切に制御された相互接続が提供されます。
Foveros による業界初の 3D スタッキング
当社の Foveros パッケージング・テクノロジーは 3D スタッキングを使用することでロジックオンロジック統合を可能にします。これにより、設計者は新しいデバイスのフォームファクターにおいてテクノロジー IP ブロックをさまざまなメモリーおよび I/O 要素と組み合わせて使用することができます。製品は I/O、SRAM、および電力供給回路がベースダイで製造されると共に高性能ロジックチップレットが上部に積み重ねられる小さなチップレットに分割できます。
次世代パッケージング
インテルの最新パッケージング能力はお客様の設計を新たな世界へと導きます。弊社の Co-EMIB テクノロジーであれば基本的に単一チップのパフォーマンスで Foveros エレメントを相互接続できます。Omni-Directional Interconnect (ODI) を使用することで設計者はパッケージ内のチップレット間の通信の柔軟性をさらに高めることができます。
統合された利点
垂直統合型デバイスメーカー (IDM) として、インテルは強力なコンピューティング・エンジンおよびリーダーシップ・パッケージを組み合わせることで比類のない製品統合を実現しています。弊社の補完的な機能であれば設計、プロセス、パッケージングをクラス最高の製品に完全に統合できます。また CPU、FPGA、アクセラレーター、およびグラフィックス処理チップのポートフォリオにより、設計者は製品に最適なトランジスターを選択するための最高の柔軟性を備えています。
業界初のハイブリッド・アーキテクチャー
コード名「Lakefield」と呼ばれるインテル独自のプロセッサーは、ハイブリッド CPU と Foveros 3D パッケージング・テクノロジーを組み合わせています。このアーキテクチャーは設計、フォームファクター、およびエクスペリエンスを革新するための柔軟性を提供します。
詳しくはこちら ›
次世代コンピューティングに向けた技術イノベーションの 6 pillars
インテルは、業界およびお客様のために、データの力を開放すべく技術開発の 6 pillars にわたり革新を進めます。
免責事項
インテル® テクノロジーの機能および利点はシステム構成によって異なり、対応するハードウェアやソフトウェア、またはサービスの有効化が必要となる場合があります。実際の性能はシステム構成によって異なります。絶対的なセキュリティーを提供できる製品またはコンポーネントはありません。詳細については、各システムメーカーまたは販売店にお問い合わせいただくか、http://www.intel.co.jp/ を参照してください。
ここで提供されるすべての情報は予告なしに変更される場合があります。