654533
2016-01-01
Public
このファイルのプレビューは利用できません。ファイルをダウンロードしてください。
詳細
このセクションでは、Stratix® IV デバイスファミリーのトランシーバー・アーキテクチャーとトランシーバー・クロックについて説明します。また、複数のプロトコルとデータレートの構成、リセット制御とパワーダウン、および Stratix IV デバイスの動的構成についても説明します。
使用方法に関する説明
関連アセット
タイトルと説明
Format
言語
アクション
Stratix® IV Device Handbook, Volume 1, Chapter 11: SEU Mitigation
Describes the error detection cyclical redundancy check (CRC) and SEU Mitigation in Stratix® IV Devices
Stratix® IV Device Handbook, Volume 2: Transceivers
Stratix® IV Device Transceivers
Stratix® IV Device Handbook, Volume 2, Chapter 2: Transceiver Clocking
Transceiver Clocking in Stratix® IV Devices
Stratix® IV Device Handbook, Volume 2, Chapter 5: Dynamic Reconfiguration
Dynamic reconfiguration of Stratix® IV transceivers
Stratix® IV Device Handbook, Volume 1, Chapter 12: JTAG Boundary-Scan Testing
Describes IEEE 1149.1 (JTAG) Boundary-Scan Testing in Stratix® IV Devices
Stratix® IV Device Handbook, Volume 2, Chapter 1: Transceiver Architecture
Transceiver Architecture for Stratix® IV Devices