インテル® SoC デバイスのハード・プロセッサー・システム (HPS) には、FPGA コアにあるメモリーおよび周辺機器と通信するための、HPS-to-FPGA AXI* ブリッジ (h2f) インターフェイスがあります。この例では、HPS と、プラットフォーム・デザイナー (以前の Qsys) にある AXI サブ・オンチップ・メモリー・コンポーネントをインスタンス化し、デザインのシミュレーション方法を示します。テストベンチ・システムでは、Mentor Graphics* メインバス機能モデル (BFM) を使用して、FPGA コアロジックと通信する HPS AXI ブリッジ・インターフェイスを作成します。
このデザイン例を使用する
ファイル HPS_h2f_axi_sim.zip をダウンロードし、コンテンツを解凍します。このデザイン例には、インテル® Quartus® Prime ソフトウェアのバージョン 13.1 以降が必要です。
ZIP ファイルには、シミュレーションを実行し、結果をビューするため、以下の IP ディレクトリーおよびシミュレーション・ディレクトリーが含まれています。
- HPS_h2f_axi_sim.qsys と呼ばれるトップレベルの Qsys システム
- ip/ ディレクトリーにある AXI サブ・メモリー・ファイル
- HPS_h2f_axi_simulation_example/ ディレクトリーの下にある、下記のシミュレーションファイル。
- testbench/mentor/ - ModelSim* を使用したシミュレーションを実行するためのセットアップ・ファイルが含まれています。メインのスクリプトファイルは、run_sim.tcl です。
- testbench/HPS_h2f_axi_sim_tb/simulation/ - トップレベルのテストベンチおよびテストプログラムが含まれています。トップレベルのテストベンチ・ファイルは、HPS_h2f_axi_sim_tb.v で、テストプログラムは、master_test_program.sv です。
- testbench/HPS_h2f_axi_sim_tb/simulation/submodules/ - サブディレクトリーに、デザインのコンパイルに必要な Verilog ファイルが含まれています。
トップレベルのテストベンチは、HSP シミュレーション・モデル、クロックソース、リセットソース、およびメイン・テスト・プログラムをインスタンス化します。テストプログラムは、h2f AXI ブリッジ・インターフェイスを使用して、HSP BFM モデルからコマンドを AXI サブメモリーに送信します。テストプログラムは、有向テストを実行して、順に 4 つの書き込み、4 つの読み取り、2 つの書き込みデータのバーストおよび 2 つの読み取りデータのバーストを開始します。最後に、テストプログラムは、AXI サブメモリーから読み取ったデータが、書き込みデータと一致することを確認します。
付属のシミュレーション・スクリプトを使用して、Mentor Graphics* ModelSim*-インテル® FPGA エディションのシミュレーターで、シミュレーションを実行できます。シミュレーションを実行するには、Mentor Graphics* AXI 検証 IP スイートのライセンスをインストールしておく必要があります。これは、インテル® Quartus® Prime のスタンダードおよびプロ、各エディションのライセンスに含まれています。ModelSim*-インテル® FPGA エディションのソフトウェアを起動するには、下記のコマンドを、正しいインストール・ディレクトリーを示す -mvchome パスと共に使用します。
vsim -mvchome $QUARTUS_ROOTDIR/../ip/altera/mentor_vip_ae/common
HPS_h2f_axi_simulation_example/testbench/mentor/ ディレクトリーから、ModelSim*-インテル® FPGA エディションのソフトウェアを起動します。次に、run_sim.tcl スクリプトを実行することで、シミュレーションを実行し、波形をビューできます。
master_test_program.sv にあるテストプログラムは、Mentor Graphics* AXI 検証 IP スイート (インテル® FPGA エディション) で提供されている例に基づいています。この詳細は、Mentor VIP インテル® FPGA エディション AMBA、AXI3、および AXI4 ユーザーガイド (PDF) の第 6 章で説明しています。
また、このユーザーガイドには、第 12 章に、バックツーバックのメイン BFM およびサブ BFM、ModelSim*-インテル® FPGA、Questa を使用してシミュレーションを実行するための手順が含まれています。