VHDL: シングルポート RAM

author-image

By

この例では、VHDL で、共通の読み込みアドレスと書き込みアドレスを持つ 64ビット x 8ビットのシングルポート RAM デザインを説明しています。合成ツールは、HDL コードで、シングルポート RAM デザインを検出し、ターゲット・デバイスのアーキテクチャーに合わせて、altsyncram メガファンクション、またはaltdpram メガファンクションを自動的に推論することができます。

図 1.シングルポート RAM トップレベル図

この例で使用しているファイルをダウンロード:

このデザインの使用には、インテルのデザイン例ライセンス契約の条件が適用されます。

表 1.シングルポート RAM ポートリスト

ポート名

タイプ

詳細

データ [7:0]

入力

8ビットのデータ入力

addr[5:0]

入力

6ビットのアドレス入力

we

入力

書き込みイネーブル入力

clk

入力

クロック入力

q[7:0]

出力

8ビットのデータ出力