VHDL:バイナリー加算器ツリー

author-image

By

この例では、VHDL で 8ビットのバイナリー加算器ツリーを説明しています。ロジックエレメント数 (LE) に 4 入力のルックアップ・テーブルを搭載するデバイスでは、バイナリー加算器のツリー構造を使用することで、パフォーマンスを大幅に向上させることができます。

図 1.バイナリー加算器ツリーのトップレベル図

この例で使用しているファイルをダウンロード:

このデザインの使用には、インテルのデザイン例ライセンス契約の条件が適用されます。

表 1.バイナリー加算器ツリーのポートリスト

ポート名 タイプ 詳細
a[7:0]、b[7:0]、c[7:0]、
d[7:0]、e[7:0]
入力 8ビットのデータ入力
clk 入力 クロック入力
検索結果 [7:0] 出力 8ビットのデータ出力