この例では、等間隔のタップを持つ 8ビット幅、64ビット長のシフトレジスターを VHDL で説明しています。合成ツールは、ターゲット・デバイスのアーキテクチャーに応じて、シフトレジスターのグループを検出し、altshift_taps メガファンクションを推論します。
この例では、等間隔のタップを持つ 8ビット幅、64ビット長のシフトレジスターを VHDL で説明しています。合成ツールは、ターゲット・デバイスのアーキテクチャーに応じて、シフトレジスターのグループを検出し、altshift_taps メガファンクションを推論します。