記事 ID: 000094431 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/01/26

パーシャル・リコンフィグレーション操作後に M20K RAM への書き込みが失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • オンチップメモリー (RAM または ROM) インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 以前の問題により、パーシャル・リコンフィグレーション (PR) 操作後に M20K RAM 書き込みエラーが発生する場合があります。

    この問題は、パーシャル・リコンフィグレーション・シーケンス中に、スタティック・デザイン領域と PR デザイン領域の間で共有されるクロック MUX でのクロック・グリッチが原因で発生します。この問題はIntel Agilex® 7 F / I シリーズのデバイスでのみ発生します。

    解決方法

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.2 で修正されています。

    このツールは、クロック MUX の競合とフローティングの問題を自動的に修正し、パーシャル・リコンフィグレーション中の M20K のロックアップを防ぎます。

    メモ： インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 では、PR 操作中に M20K の機能エラーを引き起こす可能性のあるシナリオがいくつかあります。最新のアップデートについては、KDB: パーシャル・リコンフィグレーション後に M20K への書き込みが失敗する理由 を参照してください。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。