記事 ID: 000092232 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/02/22

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 で利用可能な最新のデバイス・ファームウェアは何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのプログラマーおよびツール
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 の最新デバイス・ファームウェアは、以下のリンクからダウンロードできます。

    以下の問題の修正は最新リリースに含まれています (最新リリースには以前のすべての修正が含まれており、以前のデバイス・ファームウェア・リリースに取って代わるものがあります):

    ログの変更:

    FW バージョン 0.01fw:

    - VCC VID = 900mv 使用時に最初のコンフィグレーション失敗FPGA 10 インテル® Stratix®、HBM ECC オン時に 10 FPGAコンフィグレーション失敗をインテル® Stratix®

    FW バージョン 0.08fw:

    - Micron 16Gb x8 E-die パーツ向け EMIF ファームウェア

    FW バージョン 0.17fw:

    - 断続的なパーシャル・リコンフィグレーション失敗。

    FW バージョン 0.47fw:

    - インテル Agilex® デバイスでのパーシャル・リコンフィグレーション後のパーシャル・リコンフィグレーション・リージョンにおける M20K 機能エラー。影響を受ける M20K は、パーシャル・リコンフィグレーション前のデザインでは使用されません。[バグ/機能追跡番号: 15011390636]

    - HPS ブートの不安定化や、HPS RAM 修復機能が誤って無効になっているためのメモリー破損による予期しない機能障害。[バグ/機能追跡番号: 15011397500]

    FW バージョン 0.49fw:

                - 暗号化されたビットストリームを使用する場合の SHA ミスマッチ・エラーと AVSTx8 コンフィグレーション失敗。
        
    - PFL-II IP を使用して AVSTx8 経由でプロビジョニング・ファームウェアを読み込むインテル® Quartus®・Prime ソフトウェア・プログラマー・サポート
       
    - 異なるデバイスファミリーを持つ JTAG チェーン上の既存のデバイスを変更し、その後デバイス・プログラミングを開始することによって発生する内部エラー。
        
    - メールボックス IP 経由の QSPI 操作後に CvP アップデートに失敗したインテル Agilex FPGA
       
    - 初期化中、SDM は VR に STATUS_BYTE コマンドを送信して、PMBus が正常に動作していることを確認します。一部の VR は電源オン時にノイズの影響を受けやすく、誤ったエラーを報告します。 このコードでは、STATUS_BYTEの応答を確認し、エラーが報告された場合はCLEAR_FAULTコマンドを発行します。


    - ユーザーモードでは、SDM はSTATUS_WORDコマンドでサポートされている VR (電圧レギュレーター) をポーリングし、エラーを EMQ (エラー・メッセージ・キュー) に記録します。 STATUS_WORDでエラーが検出された場合、EMQ で繰り返し報告されないようにエラーをクリアするためにCLEAR_FAULTSが必要です。 このパッチは、VR エラーが検出されるたびにCLEAR_FAULTSを送信します。
       
    - インテル Stratix 10 FPGA Linux* で再起動した後に FSBL の起動に失敗します(インテル Quartus Prime ソフトウェア・バージョン 21.2 以降の統合アプリケーション・イメージを使用した場合)。

    FW バージョン 0.55fw:

    - インテル Agilex FPGA: 誤ったデバイス・アプリケーション・イメージを使用した後にリモート・システム・アップデート (RSU) の回復に失敗します。

    - インテル Agilex FPGA: 2x8 分岐モードでは、再起動後に PCIe0 を識別できないため、refclk1 は存在しません。

    - インテル Stratix 10 FPGA: AVST 再構成中の予期しない nSTATUS 高パルス。

    - インテル Stratix 10 FPGAは、異なるコントロール・プレーン PLL 設定での再構成後に status コマンドに応答しません。
       

    こちらもご覧ください。

     

     

    解決方法

    次のリンクから最新のデバイス・ファームウェアをダウンロードします。

    メモ:

    • パッチは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションおよびインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・プログラマーおよびツールに適用する必要があります。
    • 再コンパイルは必要ありません。
    • すべてのプログラミング・ファイルは再作成してください。
      • プログラミング・ファイル・ジェネレーターを使用して、プログラミング・ファイルの生成または変換インテル® Quartus®再実行してください。

     

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。