記事 ID: 000091170 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/03/31

エラー (19261): シグナル・pcie_rstn_pin_perstは、PCIe HIP で nPERST として使用できるデュアルパーパー目的のピンである場所に制約されています。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    以下のエラーは、1SG040* デバイス OPN を対象とする PCI Express* インテル® Stratix® 10 ハード IP を含むデザインをコンパイルする際に表示されます。
    このデバイスパッケージの nPERSTL0 ピンは、3.0 V バンクに配置されたデュアルパーです。

    エラー (19261): シグナル・pcie_rstn_pin_perstは、PCIe HIP で nPERST として使用できるデュアルパーパー目的のピンである場所に制約されています。

    解決方法

    このピンを PCI Express nPERST として、1.2 V、1.5 V、1.8 V、2.5 V、または 3.0 V LVTTL の I/O 規格で使用する場合、GPIO の使用を無効にし、エラーを解決するために、インテル® Quartus® Prime ソフトウェア設定ファイル (.qsf) に次の割り当てを追加する必要があります。
    ON -to pin_name USE_AS_3V_GPIO -name をset_instance_assignment

    例:
    on -to pcie_rstn_pin_perst set_instance_assignment -name USE_AS_3V_GPIO

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。