詳細
PCI* Express 向け P タイル・Avalon®・ストリーミング IP からの pX_reset_status_n_o 信号には、連続した pin_perst_n アサーションの数に関連する累積特性が含まれています。
各連続 pin_perst_n イベントはキューに入れられ、次々に実行されるため、PCI* Express の P タイル・Avalon®・ストリーミング IP のリセットから抜け出して pX_reset_status_n_o 信号をデアサートするまでの合計時間に影響します。
図 1.は、ホストから単一のpin_perst_n・アサーションが発行された場合の PCI Express 動作の P タイル Avalon® ストリーミング IP を示しています。図 2.複数のpin_perst_nアサーションが発行された場合の累積特性を示します。
解決方法
PCI* Express 向け P タイル・Avalon®・ストリーミング IP ユーザーガイドは、この情報を含むように更新されません。