記事 ID: 000088789 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/01/28

UniPHY インテル® FPGA IP コア搭載 DDR3 SDRAM コントローラーを含むシステムの HDL 生成プロセス中にプラットフォーム・デザイナーでエラーが発生する理由

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    メモリー・インターフェイスとコントローラー

Windows® 10 family

BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション・バージョン 21.1 の問題により、Windows オペレーティング・システム (OS) でプラットフォーム・デザイナー用の HDL を生成できない場合があります。この問題は、UniPHY インテル® FPGA IP コアを搭載した DDR3 SDRAM コントローラーがシステムに搭載されている場合に発生することがあります。

エラー: border: スクリプト generate_hps_sdram.tcl: seq: "{C:/intelfpga/21.1/quartus/.. の実行中のエラー。/nios2eds/Nios II Command Shell.bat} は、すべての 2>> stderr.txt": 子プロセスが異常に終了しました

解決方法

この問題を回避するには、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョンに従って以下のパッチをダウンロードしてインストールします。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。