記事 ID: 000087140 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

MegaWizard でATX_PLLの入力クロックソースとして clk [1] から [9] を選択するとコンパイルエラーが発生するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ALTGX Megawizard™ は、最大 10 個の入力リファレンス・クロックをATX_PLLのソースとして使用できます。ユーザーが ATX PLL に 1 ~ 9 の値を選択すると、Rx/Tx PLL で選択された入力クロックソースは何ですか?'オプションを指定すると、デザインのコンパイルに失敗します。 Quartus® II ソフトウェアでは、例えば ATX PLL の inclk [1] が接続できないというエラーが表示されます。

次の回避策が必要です。

- ATX PLL の入力クロックソースとして [0] を選択し、

- デザインの ATX PLL の入力クロックソースとしてpll_inclk_rx_cruclk [0] を接続します。

この問題はインテル® Quartus® II ソフトウェア・バージョン 9.1 で発生し、Quartus® II ソフトウェア・バージョン 9.1 SP1 を修正する予定です。

関連製品

本記事の適用対象: 2 製品

Stratix® IV FPGA
Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。