記事 ID: 000086910 コンテンツタイプ: インストール & セットアップ 最終改訂日: 2018/10/31

エラー: s0: " の実行中にエラーが発生しました。<intel installation="" prime="" quartus="">/nios2eds/Nios II Command Shell.bat} がすべての 2&gt;&gt;stderr.txt を作る:子プロセスが異常に終了しました</intel>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インテル® Quartus® II サブスクリプション・エディション
  • UniPHY 搭載 RLDRAM II コントローラー・インテル® FPGA IP
  • RLDRAM 3 UniPHY インテル® FPGA IP
  • UnpHY インテル® FPGA IP 搭載 DDR2 SDRAM コントローラー
  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
  • UniPHY 搭載QDR II および QDR II+ SRAM コントローラー・インテル® FPGA IP
  • UniPHY インテル® FPGA IP 搭載 LPDDR2 SDRAM コントローラー
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime ソフトウェアの問題により、外部メモリー・インターフェイス UniPHY IP を生成する際にシーケンサー・マイクロコードの補完中にこのエラーメッセージが表示されることがあります。この問題は、PC Windows* サブシステム for Linux* パラメーターを有効にし、windows タスク・マネージャーでscexe.exe プロセスが表示された場合に発生します。

    解決方法

    Windowsコントロール・パネルの>プログラム>プログラムと機能> Windows の機能のオンとオフを切り替えます。パラメーターの選択を解除します。

    PC を再起動し、インテル Quartus Prime プロジェクトを開き、UniPHY IP を再生成します。

    この問題は、インテル Quartus Prime ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 5 製品

    Stratix® V FPGA
    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA
    Stratix® IV FPGA
    Stratix® III FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。