記事 ID: 000086639 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/05

IOPLL インテル® FPGA IP iopll.ip ファイルを Prime 開発ソフトウェア・プロ・エディションのバージョン 18.0 または 18.1 にインテル Quartus®移行する際に、既知の問題がありますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    IOPLL インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。インテル Cyclone 10 GX 用®に生成された IOPLL インテル® FPGA IP iopll.ip ファイル、インテル® Arria® 10、または インテル Quartus Prime Pro Edition インテル Quartus ソフトウェアの以前の®バージョンの 10 デバイスインテル® Stratix® Prime Pro バージョン 18.0 以降に移行すると、IOPLL 自動リセット設定は自動的に IP アップグレード時にデフォルト状態に戻ります。

 

 

 

解決方法

この問題を回避するには、IOPLL インテル® FPGA IP自動リセット設定を再有効化し、IP マイグレーション中に iopll.ip ファイルを手動で再生成する必要があります。

これは、インテル Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 GX FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。