記事 ID: 000086550 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/01/05

リードソロモン II エンコーダーの出力に「X」が表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® Prime 開発ソフトウェア・バージョン 15.1 の問題により、デザインで複数のリードソロモン II (RS-II) IP コアをインスタンス化すると、この動作が生じる場合があります。
    解決方法

    この問題は 、msim_setup.tcl ファイル (またはシミュレーターと同等のもの) が両方のインスタンスを同じライブラリーにコンパイルするためです。

    この問題を回避するには、tcl スクリプトを編集して新しいライブラリーを追加し、インスタンス化の 1 つをそのライブラリーに移動します。

    たとえば、次の行が表示される場合があります。

    ensure_lib ./libraris/_highspeed_rs_enc_151/
    vmap altera_highspeed_rs_enc_151 ./libraries/altera_highspeed_rs_enc_151/          

    ...

    eval vlog -sv "/hs_rs_248_216_enc/altera_highspeed_rs_enc_151/sim/altera_highspeed_rs_enc_lagr_pkg.sv" -work altera_highspeed_rs_enc_151

    eval vlog -sv "/hs_rs_248_232_enc/altera_highspeed_rs_enc_151/sim/altera_highspeed_rs_enc_lagr_pkg.sv" - work altera_highspeed_rs_enc_151

    ...

    eval vsim -novopt -t ps -L work -L work_lib -L altera_common_sv_packages ... -L altera_highspeed_rs_enc_151

    次に、以下のように変更します。

    ensure_lib ./libraris/_highspeed_rs_enc_151/
    vmap altera_highspeed_rs_enc_151 ./libraries/altera_highspeed_rs_enc_151/
    ensure_lib ./libraris/_highspeed_rs_enc_151_2/
    vmap altera_highspeed_rs_enc_151_2 ./libraries/altera_highspeed_rs_enc_151_2/          

    ...

    eval vlog -sv "/hs_rs_248_216_enc/altera_highspeed_rs_enc_151/sim/altera_highspeed_rs_enc_lagr_pkg.sv" - work altera_highspeed_rs_enc_151

    eval vlog -sv "/hs_rs_248_232_enc/altera_highspeed_rs_enc_151/sim/altera_highspeed_rs_enc_lagr_pkg.sv" - work altera_highspeed_rs_enc_151_2

    ...

    eval vsim -novopt -t ps -L work -L work_lib -L altera_common_sv_packages.. -L altera_highspeed_rs_enc_151 -L altera_highspeed_rs_enc_151_2

    この問題は、今後のインテル® Quartus® Prime 開発ソフトウェアのリリースで修正される予定です。

    関連製品

    本記事の適用対象: 26 製品

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    インテル® Arria® 10 GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    インテル® Arria® 10 SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    インテル® MAX® 10 FPGA
    Stratix® IV E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。