記事 ID: 000086453 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/06/22

Cyclone V HPS MPU クロック設定が不正なのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    場合によっては、HPS MPU のクロック周波数が Qsys でユーザーが選択した動作周波数とは異なる場合があります。

    この問題は、bsp-editor がハンドオフ情報を誤って使用して、Preloader が使用するメイン PLL c0 分圧器設定を作成しないためです。

    この問題は、すべてのクロッキング・コンフィグレーションでは発生しませんが、メインの PLL c0 k 分周器をデフォルト値の 1 から変更する必要がある一部のコンフィグレーションに限られます。ユーザーは、以下の操作を実行して設定が影響を受けているかどうかを確認できます。

    o hps.xml と呼ばれるハンドオフ・ファイルを調べ、main_pll_c0_internal

    o 次のパラメーターについては、preloader/generated/pll_config.h を確認CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT、CONFIG_HPS_ALTERAGRP_MPUCLK

    o 次の 2 つの分圧値が等しい場合、問題は生じません。

    ·      value1 = (main_pll_c0_internal 1)

    ·      value2 = (CONFIG_HPS_ALTERAGRP_MPUCLK 1) x (CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT 1)

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・バージョン 16.1 で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。