記事 ID: 000086302 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/08/27

パッド・ビューおよびチップ・プランナーで、Stratix IV およびArria II GX デバイスの IO パッドに特定のピンの位置表示に問題がありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。パッドビューおよびチッププランナーで、Stratix® IV およびArria® II GX デバイスの I/O パッドにおける特定のピンの位置表示に問題があります。この問題により、フィッターがコンパイル中に次のようなエラーメッセージを表示する場合があります。

    エラー:パッド非差動 I/O ピン名ピン位置ピン位置における差動 I/O ピン>ピン位置 - パッドは 1 ラボ行以上で分離する必要があります)。ピンプランナーのパッドビューを使用してデバッグします。

    この場合、エラー・メッセージ・パッドの位置は、Pads ビューまたはチップ・プランナーに示されている位置にない場合があります。

    割り当てられた IO パッドの位置が隣接しているかどうかを確認するには、ピン・プランナー・テーブルに「パッドグループ」列を含め、すべてのピンがリストに表示されます。同じIO_block上の 4 つの IO パッドごとに同じ「パッドグループ」番号が付いています。例えば、「パッドグループ」の番号 10 は、「パッドグループ」の数字 9 と 11 に隣接しています。

    パッドビューの問題の影響を受ける Quartus® II ソフトウェアのバージョンは、バージョン 9.1SP1 以前です。パッドビューの修正は、Quartus® II ソフトウェア・バージョン 9.1SP2 に実装されています。

    チップ・プランナーの問題の影響を受ける Quartus® II ソフトウェアのバージョンは、バージョン 10.0 以前です。

    解決方法 チップ・プランナーの修正は、Quartus® II ソフトウェアの今後のリリースを予定しています。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。