記事 ID: 000086227 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/06/21

ECC 有効モードの SerialLite III ストリーミング IP コアが、tx_errorポートで不正な ECC ビットを割り当てられている

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ECC 対応Stratix V、Arria V GZ、およびArria 10 SerialLite III ストリーミング IP コアの場合 有効モードの場合、ECC エラーステータスビットがtx_errorで正しく割り当てtx_error port ( tx_error[2:1] ) tx_error[1] の割り当て先 ECC 致命的エラーが発生し tx_error[2] 、ECC が修正可能で割り当てられている エラー。

    正しい課題は tx_error[1] 次のとおりです。ECC は修正可能です。 エラー。

    解決方法

    この問題の回避策はありません。

    この問題は今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。