記事 ID: 000086105 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/07/25

HPS I2CコントローラのSCLとSDAの立ち下がり時間を個別に設定することは可能ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

HPS I2Cコントローラは、SCLおよびSDAの立ち下がり時間設定機能をサポートしています。

解決方法

Linux* OS での構成の実装方法については、「 https://github.com/altera-opensource/linux-socfpga/commit/7d0429364bf0c0e69bf192362d85076e6ee9abd7」のリンクを参照してください。

設計者は、dts ファイルで次のような SCL および SDA の立ち下がり時間パラメーターを構成できます。
I2C-SDA-FALLING-TIME-NS = <6000>;/* ボードインフォから追加 */
I2C-scl-Falling-Time-ns = <6000>;/* ボードインフォから追加 */

SCL および SDA の立ち下がり時間の設定可能な情報が、 Arria® 10 ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアルに追加されました。

関連製品

本記事の適用対象: 7 製品

Arria® V ST SoC FPGA
Cyclone® V ST SoC FPGA
インテル® Stratix® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA
インテル® Arria® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。