記事 ID: 000085978 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix® IV GX 開発キットに関する既知の問題はありますか?

環境

  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    EthernetBlaster によるプログラミング

    この問題は、-EN130A、-EN140A、または -0A (例: 6XX-41284R-0A) で終わる p/n ステッカーを含む、Stratix® IV GX 開発キットのリビジョン A およびリビジョン B 製品ボードに影響を与えます。p/n ステッカーは、金属製の PCI Express ブラケットに記載されています。新しいボードでは、この問題を示さない ON Semiconductor (NLAS4717EPMTR2G) を使用しています。

    EthernetBlaster は、エンベデッド USB-Blaster™ ダウンロード・ケーブルよりも高いクロックレートを使用します。デベロップメント・ボードには JTAG チェーン内のMAX® II デバイスがあり、TDO 出力は JTAG チェーンが高速で動作するのに十分なハードのスイッチのキャパシターを駆動できません。

     

     

     

    解決方法

    EthernetBlaster の使用によるFPGAのプログラミングを可能にするには、JTAG チェーンからMAX II デバイスを切り替えます。JTAG スイッチの位置 1 (リビジョン A - SW4 またはリビジョン B - SW6) を 「ON」 位置に設定することで実行できます。

    追加のピン「fsm_d32

    32 ビット FSM データバスの名前は fsm_d[31:0]。BUP デザイン例に記載されている追加のピン fsm_d32 ピンは、Stratix IV GX 開発ボード・リファレンス・マニュアルまたはボード回路図には指定されていません。

    以下のクリティカル警告は、Quartus® II フィッターの実行時に報告されます。デザイン例から冗長ピン fsm_d32 を取り外して、重要な警告を削除します。

    フィッター実行により報告されるクリティカル警告:

    クリティカル警告: 合計ピン 111 本の 1 ピンに正確なピン位置のアサインメントはありません

    情報: ピンfsm_d[32] がデバイス上の正確な場所に割り当てられていません

    この問題は、今後リリースされる開発キットで修正される予定です。

    BUP 読み込みユーザー・ソフトウェア・イメージ

    Stratix IV GX 開発キット・ボード・アップデート・ポータル (BUP) デザインにバグがあり、ユーザー・ソフトウェアがNios® II・プロセッサーによってロードされることを防ぎます。ユーザー・ハードウェアのイメージは影響を受けず、ファクトリー・イメージもありません。影響のあるバージョンには、Quartus® II ソフトウェア・バージョン 9.0、9.0 SP1、および 9.1 の開発キット・インストーラーが含まれます。このバグは、今後リリースされる開発キットで修正される予定です。

    問題は、software_examples・ディレクトリー内の BUP デザイン・web_serverの一部である reconfig_utils.h にあります。51 行目と 52 行目が間違って読み取られます。

    #define USER_SW_IMAGE_OFFSET 0x02820000
    #define USER_SW_IMAGE_OFFSET 0x02800000

    次の行を読み取る必要があります。

    #define USER_SW_IMAGE_OFFSET 0x02820000
    #define USER_SW_IMAGE_OFFSET 0x02800000

    これにより、BUP デザインを使用してユーザーイメージをプログラムする際に、ユーザーが作成したソフトウェア・フラッシュ・ファイルが、CFI フラッシュ内の間違った場所にプログラムされます。問題を解決するには、ファクトリー・ソフトウェアを再コンパイルするか、 修正したファクトリー・ソフトウェア・イメージ をダウンロードして、開発キット上でファクトリー・ソフトウェア・イメージを再プログラミングします。

    ファクトリー・ソフトウェアを再コンパイルするには、まず BUP ソースファイル内のsoftware_examplesにあるweb_server・ディレクトリーから create-this-app を実行します。次に、次のコマンドを使用して.elf から .flash ファイルを作成します。

    elf2flash --base=0x0a000000 --end=0x0bffffff --reset=0x02020000 --input=web_server.elf --output=web_server.flash --/components/altera_nios2/boot_loader_cfi.srec

    ファクトリー・ソフトウェア・イメージを CFI フラッシュに再プログラミングするには、web_server.flash と同じディレクトリーで以下のコマンドを使用します。

    nios2-flash-programmer -b 0x0a000000 web_server.flash

    ファクトリー・ソフトウェア・イメージをプログラミングした後で、ボードの電源を入れ直し、BUP ウェブページを使用してファクトリー・ハードウェアおよびソフトウェア・イメージをロードする手順に従います。上記のプロセスが機能しない場合、CFI フラッシュに工場出荷時のイメージが含まれていない可能性があります。ファクトリー・フラッシュ・コンテンツの復元については、開発キット・ユーザーガイドに従って、上記の手順を繰り返してください。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV FPGA
    インテル® プログラマブル・デバイス
    Stratix® IV GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。