記事 ID: 000085922 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/01/20

pci Express のAltera ハード IP が Gen 3 モードでコンプライアンス・ループバックに入らないのはなぜですか?

環境

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 PCI® Express のAltera® ハード IP コアは、コンフィグレーション・レジスター・スペース内のコンプライアンス受信ビットがループバック・マスターによって設定されていない場合、Gen3 レートでコンプライアンス・ループバック・モードに入りません。
    解決方法 PCI Express 仕様に準拠するには、ループバック・マスターが受信ビットを正しく設定していることを確認します。

    関連記事

    関連製品

    本記事の適用対象: 7 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    インテル® Arria® 10 GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。