記事 ID: 000085808 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2013/10/29

Avalon・インターフェイスで UniPHY DDR3 コントローラーのパルスavl_readyを低くするにはどうすればよいですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 コントローラーの Avalon® インターフェイス上のアクセスの種類によっては、 avl_ready 予期しない状況でパルス値が低くなることがあります。これは、Avalon・インターフェイスの動作方法が原因で生じます。
解決方法 以下に、最小化することでAvalon・インターフェイスの効率を向上させる可能性のある提案をいくつか紹介します。 avl_ready バーストアクセス中に低いパルス動作を実現します。
  1. MegaWizard™ パラメーターの [コマンドキューの先読み深度] の値を大きくします。コントローラーは、オープン・ページ・ポリシーを使用して、銀行を開放し、不要なプリチャージを回避し、サイクルを有効化しようとします。通常は、同時に開いたままにするページ数の コマンドキューの先読み深度 の値と、コントローラーに入る新しいコマンドの場合は 2 つ以上が必要です。このパラメーターを大きくすると、ロジックリソースFPGA多く使用され、タイミング・クロージャーがより困難になる可能性があることに注意してください。
  2. MegaWizard パラメーター のメモリー・パラメーター -> モード・レジスター 1 -> メモリー追加 CAS レイテンシー ・オプションを 無効に設定します。
  3. DDR3 UniPHY コントローラーのトップレベルのバリエーション・ファイルで、パラメーターを確認 MAX_PENDING_WR_CMD し MAX_PENDING_RD_CMD 、これらの値を 32 に変更して DDR3 コントローラーを再生成します。
  4. ハーフレート・コントローラーを使用していて、サイズ 1 のバーストアクセスAvalon場合、コントローラーの効率を向上させるために、バースト・マージ・オプションを有効にします。

Avalon・インターフェイスの詳細については 、Avalon・インターフェイスの仕様を参照してください。

関連製品

本記事の適用対象: 19 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。