記事 ID: 000085404 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/16

HPS SoC out1_nおよび out2_n 信号の目的は何ですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    HPS UART の出力を FPGA にルーティングすると、追加の信号 (out1_n および out2_n) が生成されます。問題のため、out1_n と out2_n の機能がデバイス・ハンドブックに記載されていません

    解決方法

    out1_nとout2_nの2つの信号はユーザ指定の出力であり、MODEM 制御レジスタの OUT1 または OUT2 ビットをハイレベルにプログラムすることによってアクティブローに設定できます。マスターリセット操作は、この信号を非アクティブ(ハイ)状態に設定します。

    この情報は、デバイス・ハンドブックのリリース 15.1 以降で追加されています。

    関連製品

    本記事の適用対象: 4 製品

    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。