記事 ID: 000085379 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/31

エラー (21087): 入力ポート「CALCLK」は同じソースで駆動する必要があります

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

1 つのキャリブレーション・ブロックを共有している場合、mgmt_clk_clk ポートに異なるクロックソースを備えた複数のリコンフィグレーション・コントローラーがある場合、Stratix® V、Arria® V、またはCyclone® V トランシーバー・デバイスでこのエラーが発生します。

キャリブレーション・ブロックの数はデバイスによって異なります。

解決方法 この問題を回避するには、一般的なmgmt_clk_clkを使用してください。

関連製品

本記事の適用対象: 7 製品

Stratix® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。