記事 ID: 000085373 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/02/14

エラー訂正コーディング (ECC) を備えたデザインは、後続のリセット後に動作しません

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ALTMEMPHY ベースの DDR、DDR2、または DDR3 SDRAM を搭載したデザイン ハイパフォーマンス・コントローラーが有効エラーで動作しない場合 検出および修正ロジック のオプションがオンになっています。

    この問題は、DDR、DDR2、または DDR3 を使用するすべてのデザインに影響します。 イネーブル・エラー検出機能を備えた SDRAM ハイパフォーマンス・コントローラー および修正ロジック オプションがオンになっています。

    シミュレーションとデザインの両方で適切に動作しない場合 2 回目のリセット後にハードウェアを使用します。

    解決方法

    なし。

    この問題は今後修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。