記事 ID: 000085363 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/06/04

Stratix V、Arria V、およびCyclone V トランシーバー・デバイスで「簡素化されたデータ・インターフェイスを有効にする」が無効になっている場合、ネイティブ PHY rx_parallel_data およびtx_parallel_data バスのアクティブ・ビット・マッピングは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

トランシーバーのネイティブ PHY Megawizard™ メッセージパネルに Stratix® V、Arria® V、および Cyclone® V トランシーバー・デバイスの[簡素化されたデータ・インターフェイスを有効にする] が無効になっている場合のネイティブ PHY rx_parallel_dataおよびtx_parallel_dataバスのアクティブ・ビット・マッピング。

 

関連製品

本記事の適用対象: 13 製品

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA & SoC FPGA
Arria® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。