記事 ID: 000085272 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Alteraデバイス内部メモリーブロックの非同期クリアポート (aclr) を使用して、メモリーの内部コンテンツをクリアできますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、内部メモリーブロックAltera®デバイスの aclr ポートを使用して内部メモリーの内容をクリアすることはできません。

aclr ポートは、入力および出力レジスターステージの内容をクリアするためにのみ使用できます。

関連製品

本記事の適用対象: 34 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGAs
Stratix® GX FPGA
Arria® GX FPGA
HardCopy™ III ASIC デバイス
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC デバイス
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
インテル® Cyclone® FPGA
HardCopy™ IV E ASIC デバイス
Cyclone® III LS FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。