記事 ID: 000085173 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/09/28

Alteraデバイスはフローティング LVDS 入力ピンをサポートしていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以下のAltera®デバイスファミリーは、フローティング LVDS 入力ピンをサポートしています。

Stratix® - Stratix III デバイスから始まるシリーズ

HardCopy® - HardCopy III デバイスから始まるシリーズ

Arria® - Arria II GX デバイスから始まるシリーズ

Cyclone® - Cyclone V デバイスから始まるシリーズ

ただし、LVDS 受信機の P および N の側部に 100 分の差動抵抗を適用する必要があります。 デバイスファミリーで利用可能な場合は、内部終端を使用できます。

LVDS 入力が未駆動のトレースまたは電源ケーブルを抜いたカードからフローティング状態のままでは、損傷はありません。ただし、以下の点を考慮する必要があります。

フローティング入力は、未知のスイッチング動作を引き起こしてレシーバーにノイズが挿入され、より高い消費電流を引き起こします。これらはすべて設計に依存しており、Alteraで指定することはできません。ノイズ注入と電流要件の増加が望ましくない場合は、外部の偏りスキームを使用することをお勧めします。

関連記事

関連製品

本記事の適用対象: 27 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
HardCopy™ III ASIC デバイス
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC デバイス
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
HardCopy™ IV E ASIC デバイス
Stratix® IV E FPGA
Stratix® IV GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。